解决视频链路中的音频数据传输的LVDS串行器/解串器链路系统
鲁维德
应用LVDS链路技术的串行器和解串器是解决视频链路中的音频数据传输最好途径。为此它能广泛用于汽车和工业应用领域。高速互连(包括LVDS、xECL、CML)与多点LVDS(M-LVDS)是当今数据线电路的典型产品之一，是专为电信和消费产品市场上具有Gbps级信号传输速率、mW级功耗和低EMI的差分传输而设计的TIN(远程通讯工业协会)EIA(美国电子工业协会)-644规范。
为此，本文的主题就是对串行器和解串器芯片通过一对双绞线的LVDS链路实现视频数据传输中的的音频数据传输作分析说明并讨论音频数据的传输格式，视频链路发送数据的方法以及系统实现的具体实例。
据此，首先应对有关的高速互连的LVDS接口技术的基本特征与产品作介绍，然后以典型MAX9217/MAX9218串行器和解串器芯片应用为例作分析说明。
1、LVDS(低压差分信号)基于TIA/EIA-644A标准，旨在为连接于点对点或多站接口中的驱动器和接收器提供通用的电气层规范。
1.1高速互连(LVDS)技术的基本架构
*信号传输速率一由于低电压摆幅(一般为350mV)的缘故，发送器和接收器能够以高达655Mbps的信号传输速率进行数据的交换操作。可提供信号传输速率高达2.5Gbps的转发器/变换器和交叉点开关。
*抖动-为了在高速数据总线中确保高可靠性，减小信号定时事件相对于其理想位置发生的抖动和偏差已经成为了首要考虑的问题。
*偏移-过大的偏移(时钟信号预期到达时间与实际到达时间之间的差异)会限制最大带宽性能并导致数据采样误差。低偏移规格使得高速互连器件成为信号缓冲应用的上佳选择。
*功耗-低压差分信号传输(LVDS)为ECL和PECL设备提供低功耗解决方案。LVDS中的电流模式驱动器可生成恒定电流，这使得功耗不受频率的影响。恒定电流驱动器可向100()负载输送约3.5mA电流。
1.2 接口-LVDS
LVDS转发器／变换器和交叉点开关SN65LVCP23、SN65LVDS20、SN65LVDSl00。
这些速率超过1Gbps的转发器／变换器和交叉点开关具有用于维持非常低的脉冲和通道-通道时滞的内部信号通路。
主要特点：总抖动<65ps；脉冲时滞<50ps；所有器件均接受LVDS输入；其1：1变换器转发器具有LVDS输出的LVDS20(具有输出启动功能)和LVDSl00；交叉点为LVDSl22
2×2-LVDS输出和LVDS2504×4-LVDS输出。图1为LVDS100的眼图。
2、多点LVDS(M-LVDS) 它是2002年公布的一项新标准。多点LVDS(TIA／EIA-899)把LVDS的诸多优点引入到了多点总线配置中。M-LVDS在共享总线上实现了多驱动器连接。对于500Mbps以下的信号传输速率，规定可在一条共享总线上连接32个节点。它还将共模范围扩展至±2V，以增加鲁棒性。设备所采用的标准是一致的，以实现互操作性。
2.1多点LVDS(M-LVDS) 技术的基本架构
*多点(双向)能力-多点LVDS(M-LVDS)使得驱动器能够将信号发送给不同的接收器。
*争用-采用M-LVDS时，通过使不处于工作状态的驱动器呈高阻抗的方法避免了出现多个驱动器同时处于运行状态的情况，从而将输出电压限制在0至2.4V之间，并将短路电流限制为43mA。
*信号传输速率-M-LVDS标准规定了500Mbps的最大线路速率。然而，诸如驱动器边缘速率和短互连线长度等限制因素将总线操作速率限定在200Mbps至300Mbps左右。
*终接-多点总线要求在两端进行终接对于一条多点总线，标称媒体差分阻抗为100Ω。
2.2 M-LVDS特性
TINEIA-899标准；驱动电路输出电流为11.3mA vs．3.5mA(LVDS)；接收器阈值为50mV
vs．100mV(LVDS)；驱动器边缘速率控制为最小1ns允许ease-of-stub(简易stub)设计；争用预防为驱动电路短路电流限制在43mA、驱动、接收器以及失效装置必须限制其总线电压在0-2.4V之间、驱动电路经过32个争用节点的测试。
2.3用于背板和电缆的M-LVDS SN65MLVD20x SN65MLVD047 SN65MLVD128
SN65MLVD20x系列M-LVDS一位全双工和半双工线路电路可提供速度高达100MHz的信号和多达32款器件。SN65MLVD047采用业界标准的四通道驱动器直通式引出脚配置，MLVDl28是能够分配频率高达125MHz的时钟信号的1：8扇出缓冲器。图2为用于背扳进行时钟分配的M-LVDS。
*主要特点：功耗为RS-485的一半，速度是其10倍；符合M-LVDS标准TIA／EIA-899；
支持线“或”配置-控制线路的理想选择；热插拔能力增强了可靠性和鲁棒性。
*应用：时钟分配、基站控制和数据总线、同步信号与PICMG3.0高级TCA背板
3、典型应用MAX9217/MAX9218芯片在视频链路中的音频数据传输
MAX9217/MAX9218芯片组是一个收发器对儿(见图3所示)，发送器(MAX9217)将并行数据转换成串行数据，发送给接收器(MAX9218)；接收器再将串行数据转换成并行数据。该芯片组设计用于通过一对儿低成本双绞线电缆(如，以太网中常用的UTP-CAT5电缆)，将视频和控制信号从图形控制器(处理器)传输到LCD或等离子平面显示器。传输距离可超过10米。该芯片组链路结构简单，所使用的传输线为低成本电缆，是汽车、仪表、医疗设备等视频显示的理想方案。
3.1利用单对双绞线构建27位LVDS串行器/解串器链路系统(见图3示意)。
MAX9217/MAX9218特别适合于分辨率高达480x800的LCD，该LVDS串行器/解串器链路系统特征：可驱动10米STP电缆；解串器输出跳变时间比例于工作频率范围，降低EMI；LVDS
I/O符合ESD标准；IEC61000·4-2(±15kV空气，±8kV接触)；ISO 10605(±15kV空气，±8kV接触)；解串时钟脉冲锁定后被拉伸；通过数据编码减少EMI；串行输出共模滤波器降低EMI；集成的100Q串行器差分输出阻抗降低了反射。
3.2 LVDS串行器／解串器链路系统不仅传送视频信号同时还能传送音频信号。
该MAX9217/MAX9218芯片组不仅可以在两点之间传送视频信号，同时还能传送音频信号。值此讨论如何利用视频信号的消隐期，通过控制信号通道将音频数据传送到显示器。还将解释怎样把数字音频数据转换成模拟音频信号，并给出了显示面板端扬声器驱动的系统结构。
3.21 MAX9217/MAX9218链路功能和视频数据格式
MAX9217串行器具有27位并行输入，在图3 MAX9217左端已示意出18位视频数据+9位视频控制数据，而且其总线速率高达35Mbps。
在这27位中，18位是视频RGB数据：3基色各占用6位，其余9位是控制信号。9位控制信号中的前3位指定为垂直、水平和RGB数据同步：VSYNC
(C0)、HSYNC (C1)和ENAB (C2)。剩下的6个控制位(C3至C8)用于其他控制信号。
本例中，我们使用6个控制位中的一部分传输音频数据。MAX9217可以将18位RGB数据或9位控制数据转换为串行数据，然后通过LVDS链路对其进行传输。在视频显示的消隐期内发送控制数据，由RGB数据使能信号(ENAB)指示。MAX9218接收到串行数据后，将其转换成与MAX9217输入格式相同的并行数据。同样，MAX9218输出并行数据时，根据串行LVDS链路的时序重新生成总线时钟。图4所示为MAX9217和MAX9218之间视频、控制数据链路设置和连接的结构图。图5所示为视频数据和控制数据的时序。根据视频格式、显示器分辩率和链路速率，RGB数据的控制占空比在1%至5%之间。
3.22采样数字音频(PCM)、MPEG层3音频(MP3)和ATSC数字音频压缩标准(AC3)的3种传输格式。
PCM数字音频是CD ROM或DVD采用的数据格式。对左右声道的音频信号采样得到PCM数字信号，采样率为44.1kHz，精度为16位或32位。因此，精度为16位时，PCM音频数据速率为1.41Mbps；32位时为2.42Mbps。一张700MB
CD可保存大约60分钟的16位PCM数据格式的音乐。
MP3是MP3播放器采用的音频格式，对PCM音频数据进行压缩编码。立体声MP3数据速率为112kbps至128kbps。对于这种数据速率，解码后的MP3声音效果与CD数字音频的质量相同。AC3是数字TV、HDTV和电影数字音频编码标准。立体声AC3编码后的数据速率为192kbps。
为了恢复音频信号，可将编码后的音频数据送入音频解码器芯片，该芯片生成PCM数字数据，传送至音频DAC，最终恢复成模拟音频信号。相反，没有编码的数字音频数据可以直接送入音频DAC。(下面详细说明这种类型的系统实现。)编码或解码音频数据的常用串行音频数字接口是Inter-IC音频总线(I2S)。图6所示为I2S接口配置和时序图。每个音频字的边界由信号WS标识。在我们的应用中采用配置模式1。在SCK信号的上升沿，数据被锁存至接收器，但是当SCK保持低电平时，不接收数据。
使用MAX9217和MAX9218之间的串行链路仿真I2S接口，可以将音频数据从图形控制器一端传送至远端。我们将控制位C3和C4分别分配给SD和WS信号。对于SCK时钟，如果要发送PCM数字音频，可以直接使用MAX9218恢复的像素时钟PCLK_OUT。对于传送MP3或AC3音频，可采用控制位C5为SCK时钟生成一半或较低速率的像素时钟。
3.23消隐比和音频数据吞吐率
由于音频数据是通过视频信号的消隐周期传输的，我们需要确定给定像素频率fP下行消隐比和场消隐比。图7所示为显示面板上的行消隐和场消隐周期。
以RL表示行消隐比，RF表示场消隐比，由图6所示，我们可以按以下各式计算这些比值：
RL = (I1 + I2) / L 和 RF = (f1
+ f2) / F 由此得到音频数据吞吐率RA，即：RA = (RF
F
+ (1 - RF) RLL)
fP 其中F和L是消隐周期中的音频数据传输利用率。利用率是指整个消隐周期中，音频数据传输所占的比例，是节流控制的结果。
3.24数据音频重放系统实现
要在面板端播放音频信号，我们需要将PCM数据送至音频DAC或解码MP3和AC3数据，然后将其送至音频DAC。由于没有反向通道将握手信号回送给控制器，解码器主机时钟必须与像素时钟同步，以防止数据上溢或下溢。图7(a)与图7(b)所示为未编码和编码数据音频重放的系统结构图。
在上述结构图中，采用了3次I2S接口。从左边开始，第一和第二个I2S接口的数据速率相同，能够达到35MHz。第三个接口——MAX9850
DirectDrive耳机放大器接口，速率固定为音频采样率的倍数。时钟SCK2送入MAX9491多路时钟发生器，它产生解码器、FIFO和MAX9850的同步时钟。MAX9491提供包含OTP的两个可编程PLL，是本应用的理想频率合成器。图7(a)适用于提供解码PCM音频数据的图形控制器，图7(b)用于面板端压缩数据的解码。图7(a)的节流控制由/CS引脚实现，图7(b)中通过空闲SCK时钟实现。对比这两种实现方式，我们看到PCM音频数据的图7(a)不需要占用太多的消隐时间，不需要使用音频解码器芯片，成本低于图7(b)。因此，如果图形控制器能够从MP3或AC3等编码音频数据流中生成PCM数据，建议直接在链路上传送这些数据。
4、结束语
由上可见，利用MAX9217 LVDS串行器和MAX9218 LVDS解串器能通过差分特性阻抗为100Ω串行点对点链路高速传输数据。用电流模式、低电压差分信号(LVDS)的优点在于易连接与低传输功率及低电磁干扰(EMl)。
其串行解串器能够大大减少短距离、宽带数据通信中的连线，其应用除在汽车和工业应用领域外，还可在电信和网络设备的背扳互连、3G蜂窝电话基站中机架内的互连，数字视频接口等各个方面使用。
未经允许，请勿转载！编辑联系：editorial@apacsource.net
